


10 月 30 日《数字逻辑设计》作业

11 月 11 日，课堂提交，请用作业本！

1. 用 JK 触发器和任意的逻辑门实现 D 触发器，画出电路图。根据 JK 触发器和 D 触发器的特征方程，用布尔代数定理推导证明。

2. 如下图，给定时钟信号 clock 和输入信号 D，画出不同锁存器和触发器波形图




- 1) 上升沿触发器：
- 2) 下降沿触发器：
- 3) 主从锁存器：
- 4) 钟控锁存器：


3. 考虑触发器的建立时间 20ns，传输延时 10ns，保持时间 13ns，请问：

1) 假定组合逻辑的延时 0ns，请问电路是否能正常工作。如果不能，组合逻辑的延时最小需要多少？这种延时下电路的最大频率是多少？

2) 假定组合逻辑通常延时 75ns，最坏延时 100ns，该电路的最大频率是多少？



4 . 下图所示为边沿触发 D 触发器的一种电路实现，添加异步清零和同步置数输入，画出修改后的电路图。



5 . 用 Verilog HDL 语言描述一下具有异步清零和同步置数的 D 触发器。